Formal Semantics and Proof Techniques for Optimizing VHDL Models - Kothanda Umamageswaran - Bøger - Springer-Verlag New York Inc. - 9781461373315 - 26. oktober 2012
Ved uoverensstemmelse mellem cover og titel gælder titel

Formal Semantics and Proof Techniques for Optimizing VHDL Models Softcover reprint of the original 1st ed. 1999 edition

Kothanda Umamageswaran

Pris
Íkr 16.436,25

Bestilles fra fjernlager

Forventes klar til forsendelse 1. - 7. aug.

Vores kunder siger:

14 dages fuld returret
Topvurdering på Trustpilot
Tilføj til din iMusic ønskeseddel
Eller

Findes også som:

Formal Semantics and Proof Techniques for Optimizing VHDL Models Softcover reprint of the original 1st ed. 1999 edition

a

158 pages, biography

Medie Bøger     Paperback Bog   (Bog med blødt omslag og limet ryg)
Udgivet 26. oktober 2012
Oprindeligt udgivet 1998
ISBN13 9781461373315
Forlag Springer-Verlag New York Inc.
Antal sider 158
Mål 155 × 235 × 9 mm   ·   267 g
Sprog Engelsk  

Se alt med Kothanda Umamageswaran ( f.eks. Hardcover bog og Paperback Bog )