ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - Bøger - Springer Verlag, Singapore - 9789813346444 - 8. januar 2022
Ved uoverensstemmelse mellem cover og titel gælder titel

ASIC Design and Synthesis: RTL Design Using Verilog 1st ed. 2021 edition

Vaibbhav Taraate

Pris
Mex$ 3.407,50

Bestilles fra fjernlager

Forventes klar til forsendelse 1. - 7. jul.

Vores kunder siger:

14 dages fuld returret
Topvurdering på Trustpilot
Tilføj til din iMusic ønskeseddel
Eller

Findes også som:

ASIC Design and Synthesis: RTL Design Using Verilog 1st ed. 2021 edition

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

Medie Bøger     Paperback Bog   (Bog med blødt omslag og limet ryg)
Udgivet 8. januar 2022
ISBN13 9789813346444
Forlag Springer Verlag, Singapore
Antal sider 330
Mål 534 g
Vis alle

Mere med Vaibbhav Taraate

Se alt med Vaibbhav Taraate ( f.eks. Paperback Bog og Hardcover bog )