
Fortæl dine venner om denne vare:
SystemVerilog for Hardware Description: RTL Design and Verification 1st ed. 2020 edition
Vaibbhav Taraate
Pris
Íkr 17.761,25
Bestilles fra fjernlager
Forventes klar til forsendelse 3. - 9. jul.
Tilføj til din iMusic ønskeseddel
Eller
Findes også som:
SystemVerilog for Hardware Description: RTL Design and Verification 1st ed. 2020 edition
Vaibbhav Taraate
This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.
252 pages, 95 Illustrations, color; 9 Illustrations, black and white; XXI, 252 p. 104 illus., 95 ill
Medie | Bøger Hardcover bog (Bog med hård ryg og stift omslag) |
Udgivet | 11. juni 2020 |
ISBN13 | 9789811544040 |
Forlag | Springer Verlag, Singapore |
Antal sider | 252 |
Mål | 582 g |
Vis alle
Mere med Vaibbhav Taraate
Se alt med Vaibbhav Taraate ( f.eks. Paperback Bog og Hardcover bog )