Logic Synthesis and SOC Prototyping: RTL Design using VHDL - Vaibbhav Taraate - Bøger - Springer Verlag, Singapore - 9789811513169 - 30. januar 2021
Ved uoverensstemmelse mellem cover og titel gælder titel

Logic Synthesis and SOC Prototyping: RTL Design using VHDL 2020 edition

Vaibbhav Taraate

Pris
NZD 183,75

Bestilles fra fjernlager

Forventes klar til forsendelse 3. - 9. jul.

Vores kunder siger:

14 dages fuld returret
Topvurdering på Trustpilot
Tilføj til din iMusic ønskeseddel
Eller

Logic Synthesis and SOC Prototyping: RTL Design using VHDL 2020 edition

This book describes RTL design, synthesis, and timing closure strategies for SOC blocks. It covers high-level RTL design scenarios and challenges for SOC design. The book covers the Synopsys DC, PT commands, and use of them to constraint and to optimize SOC design.

251 pages, XIX, 251 p.

Medie Bøger     Paperback Bog   (Bog med blødt omslag og limet ryg)
Udgivet 30. januar 2021
ISBN13 9789811513169
Forlag Springer Verlag, Singapore
Antal sider 251
Mål 500 g
Vis alle

Mere med Vaibbhav Taraate

Se alt med Vaibbhav Taraate ( f.eks. Paperback Bog og Hardcover bog )